• Главная
  • rss-лента сайта solo-project.com


Создание слоев на интегральных микросхемах

Создание слоев на интегральных микросхемах
Для формирования барьерных слоев все чаще используют тонкие пленки нитрида титана. Однако современная технология позволяет осаждать пленки TiN с удельным сопротивлением не менее 100 мкОм*см2 при ширине линий 0,35 мкм, которое довольно велико для перспективных модификаций интегральный схем. Ученые ФТИРАН разработали новую технологию, основанную как и способ силицидизации, на МПЭ-подобном процессе, реализуемом методом магнетронного распыления. Такая технология обеспечивает удельное сопротивление не более 40 мкОм*см2.

Межслойные соединения в основном формируются из вольфрама, что в ближайшем будущем вряд ли будут удовлетворять требованиям к их электрическому сопротивлению. По-видимому, вольфрам заменят сплавами на основе вольфрама, алюминия и меди.
Соединения в каждом слое обычно выполняются из алюминия или его сплавов с кремнием. Для уменьшения сопротивления соединений и увеличения их стойкости к электромиграции в ближайшие годы будут использоваться сплавы алюминия с медью.

Особую проблему представляют технологии нанесения межслойного диэлектрика и послойной планаризации. Предполагается, что на смену двуокиси кремния придут материалы с лучшими диэлектрическими свойствами, которые обеспечат напряженность электрического поля пробоя не менее 107 В/см. В настоящее время более распространен метод плазмостимулированного химического осаждения SiO2 из паровой фазы тетраэтилортосиликатов (PETEOS SiO2) в сочетании с осаждением при атмосферном давлении (APCVD) - TEOS SiO2 Температура подложки при осаждении диэлектрического материала не должна превышать 450 °С, чтобы предотвратить диффузионные процессы между металлическими слоями и исключить деградацию транзистора.

Диэлектрический слой осаждается обычно в три этапа. На первом этапе обеспечивается конформное PETEOS-осаждение. На втором - заполняются (без пустот) глубокие канавки между металлическими проводниками. Эта операция усложняется с уменьшением минимального размера I элементов, так как отношение высоты металлического элемента к его ширине возрастает при уменьшении минимального размера с 1,5:1 для I = 0,35 мкм до 4:1 для I = 0,07 мкм. На третьем этапе наносится слой диэлектрика, основная масса которого снимается в процессе химико-механической планаризации, необходимой для выполнения следующей операции литографии.

В межсоединениях сформированных тонкопленочных элементов возможна деградация сверхскоростных импульсов. Например, в схеме микропроцессора со структурой кремний-на-изоляторе (КНИ), работающего на тактовой частоте 10 ГГц импульс длительностью 0,1 нc, распространяющийся в линии межсоединения длиной 1 мм, почти полностью деградирует из-за небольшой толщины скин-слоя. Эта проблема успешно решается с помощью КНИ-струк- тур, выполненных на металлической подложке. По-видимому такой подход станет основным при разработке КМОП ультрабольших и гигантских интегральных схем.

Поколения ЭВМ

В развитии вычислительных средств различают несколько поколений, непосредственно связанных с открытиями...

читать далее

МОП- и МДП-структура

Разработка транзисторов открывала новые направления в полу проводниковой электронике. Одно из них связано с созданием...

читать далее

Нанотранзистор

При достижении размера элементов около 100 нм произойдет смена доминирующей в настоящее время КМОП-технологии...

читать далее